Xilinx MicroBlaze软核驱动DDR3

说明：通过Vivado生成MicroBlaze工程导入SDK实现DDR3的读写。
环境：Vivado2018.3。
IP核：MicroBlaze。
参考手册：
pg142： AXI UART Lite v2.0
ug586：7Series_MIS
工程：DDR3

文章目录

• • 1.DDR简介
  • • 1.1DDR3地址
  • 2. MicroBlaze简介
  • 3.MicroBlaze设计流程
  • • 3.2 DDR Block Design 流程
  • 4.SDK工程
  • 5.SDK DDR用指令分别访问 DDR、BRAM速度