Xilinx MicroBlaze软核驱动DDR4

说明：通过Vivado生成MicroBlaze工程导入SDK实现DDR4的读写。
环境：Vivado2018.3。
IP核：MicroBlaze。
参考手册：
pg150：UltraScale Architecture-Based FPGAs Memory IP v1.4
基础知识：Xilinx MicroBlaze软核驱动DDR3（最好先看一下）

文章目录

• • 1.MicroBlaze设计流程
  • • 1.2 DDR Block Design 流程
  • 2.SDK工程
  • • 2.1 不断电重新读数据